يك جمع كننده‌ دو بيتي موازي با سرعت بالا مبتني بر فناوري ‌ترانزيستورهاي نانو لوله كربني جهت استفاده در واحدهاي محاسباتي

در اين مقاله يك جمع كننده‌ دو بيتي با طراحي يك ساختار موازي براساس تابع اقليت و با استفاده از فناوري ترانزيستورهاي نانو لوله كربني پيشنهاد شده است. ترانزيستورهاي نانو لوله كربني‎(CNFET)‎‏ ويژگي ‏هاي قابل توجهي دارند؛ امكان داشتن چند سطح ولتاژ آستانه از مزاياي ترانزيستورهاي نانو لوله كربني است كه منجر به استفاده گسترده از آنها در طراحي مدارهاي ديجيتال شده است. هدف ‏اصلي از طراحي مدار جمع كننده دو بيتي پيشنهادي كاهش تاخير مسير داده در مدارهاي جمع كننده است. طرح پيشنهادي تاثير مثبتي بر روي پارامترهاي سرعت و توان مصرفي از طريق كوتاه كردن مسير داده دارد‎.‎‏ به منظور ارزيابي طرح پيشنهادي شبيه سازي هاي متنوعي با استفاده ‏از نرم افزار ‏Synopsys HSPICE‏ و با تكنولوژي ‏‎32nm CNFET‎‏ و ‏‎32nm CMOS انجام شده است. مدار جمع كننده دو بيتي پيشنهادي با پنج ‏مدار جمع كننده دو بيتي ديگر كه با استفاده از‎ ‎پنج سلول تمام جمع كننده مختلف پياده سازي شده اند، در پارامترهاي توان مصرفي، سرعت و حاصاضرب تاخير در توان (‏Power Delay ‎Product (PDP)‎‏) مقايسه شده است. جهت بررسي كارايي طرح هاي مختلف در مدارهاي بزرگتر، مدارهاي جمع كننده 4 بيتي و 8 بيتي شبيه سازي شده است. به دليل كاهش مسير داده بحراني نتايج شبيه سازي ها كارايي بالاتر طرح پيشنهادي را با احترام به ساير طرح ها تائيد مي كند.