طراحي يك فيلتر چند حالته Gm-C با توان مصرفي پايين در ناحيه زير آستانه

Design of a Low-Power Universal Gm-C Filter in Sub-Threshold Region

در اين مقاله يك فيلتر Gm-C چند حالته (universal) مرتبه ي دو با قابليت دريافت تمامي پاسخ هاي فيلتري (پايين گذر، بالاگذر، ميان گذر، ميان نگذر و تمام گذر)، تنظيم الكترونيكي فركانس مركزي ?0)) و ضريب كيفيت Q)) و عملكرد در چهار مد (ولتاژ، جريان، ترارسانايي و ترامقاومتي) مبتني بر اينورتر (بلوك ترارسانايي) با باياس شدن ترانزيستورها در ناحيه زيرآستانه (Sub Threshold) ارايه شده است. باياس كردن تراتزيستورها در ناحيه زيرآستانه باعث كاهش موثر توان مصرفي فيلتر ارايه شده مي گردد. استفاده از خازن هاي زمين شده به منظور كاهش اثرات پارازيتيكي از جمله ويژگي هاي مدار طراحي شده محسوب مي شود. حساسيت كم فركانس مركزي و ضريب كيفيت نسبت به ترارسانايي ها و خازن‌ها نيز ويژگي هاي ديگر مدار پيشنهادي است. همچنين استفاده از اينورتر سبب كاهش موثر تعداد ترانزيستور هاي لازم براي تحقق مدار فيلتر و توان مصرفي فيلتر مي گردد. سرانجام عملكرد فيلتر پيشنهاد شده در تكنولوژي 0.18 µm CMOS توسط HSPICE (LEVEL49) شبيه سازي و مورد ارزيابي قرار گرفت. فيلتر پيشنهاد شده داراي توان مصرفي 64.69 nW و منبع تغذيه ي ?0.3V است.

In this paper, a second order universal filter with the ability of electronically tuning central frequency (?0) and quality factor (Q), based on the inverter as transconductance block which realizes multi-mode responses (voltage, current, transconductance, transresistance) in sub-threshold region, is presented. Biasing transistors in sub-threshold region, reduces the power consumption of the proposed filter and the grounded capacitors are used to reduce the parasitic effects which is another advantage of the proposed filter circuit. Furthermore, low sensitivity of the performance of the proposed filter to the values of gmi , Ci is considered as another advantage of the proposed circuit. In addition, realizing the proposed filter based on the inverter circuit leads to a reduced value of layout area as well as power consumption. Finally, the proposed filter performance is simulated in HSPICE using 0.18 µm (LEVEL49) CMOS technology parameters. As it is shown in the paper, the proposed filter consumes only 64.69 nW power in a ?0.3V supply voltage.