تنظيم‌كننده ولتاژ با افت كم بر مبناي FVF در فناوري CMOS

FVF-Based CMOS Low-Dropout Regulator

در اين مقاله، يك تنظيم‌كننده ولتاژ با افت كم (LDO) بر پايه دنبال‌كننده ولتاژ Flipped شده (FVF) ارايه مي شود كه در آن به منظور ارتقا مشخصه هاي ايستاي مدار از يك حلقه بازخورد بيروني استفاده شده است. همچنين به سبب امكان حذف خازن خروجي برون-‌تراشه اي، اين LDO قابليت پياده سازي به صورت تمام مجتمع را دارد و كاهش چشم گير تلفات توان نسبت به ساختارهاي مشابه، امكان بكارگيري آن را در سيستم هاي توان پايين فراهم آورده است. نشان داده خواهد شد كه LDO پيشنهادي علاوه بر تنظيم‌هاي مناسب بار و خط از رفتار پوياي مناسب تنها به ازاي جريان خاموشي µA 31 برخوردار مي باشد. كليه نتايج شبيه‌سازي توسط HSPICE و با بكارگيري فناوري CMOS mµ 35/0 بدست آمده است.

This paper presents a low-dropout regulator (LDO) based on the flipped voltage follower (FVF) in which an external feedback loop is used to improve the static performance of the circuit. Moreover, due to the possibility of eliminating the off-chip output capacitor, the proposed LDO can be fully integrated. Also, decreasing the power dissipation of the LDO circuit in comparison to other similar architectures, make it suitable for low power applications. It is shown that the proposed LDO has a perfect dynamic performance in addition to the load and line regulations while it consumes only 31 µA quiescent current. Simulation results are done in HSPICE in a 0.35 µm CMOS process.