طراحي يك مدار نمونه‌بردار و نگه‌دار با دقت 12-Bit جهت نرخ داده 200MS/s

Design of a 12-Bit 200MS/S CMOS Sample-and-Hold Circuit

در اين مقاله، يك مدار نمونه‌بردار و نگه‌دار تمام تفاضلي با دقت 12 بيت براي نرخ داده 200 Ms/sارايه گرديده است. در مدار پيشنهادي اين مقاله به منظور افزايش خاصيت خطي و همچنين افزايش ميزان ولتاژ عملكرد، ازسوييچ‌هاي بوت استرپ جهت نمونه‌برداري از سيگنال ورودي استفاده گرديده است. همچنين به منظور جلوگيري از اثر بارگذاري طبقات بعدي بر روي مدار پيشنهادي از يك بافر خروجي با بهره قابل تنظيم جهت افزايش خاصيت خطي استفاده گرديده است. عملكرد مدار پيشنهادي توسط نرم افزار Hspice با استفاده از تكنولوژي CMOS-0.35um مورد شبيه‌سازي قرار گرفته است كه نتايج شبيه‌سازي، عملكرد مناسب مدار را جهت نرخ داده 200Ms/s با دقت 12 بيت در خروجي تصديق مي‌كند.

In this paper, a new 12bit, 200MS/s fully differential sample and hold circuit is presented. In order to increase the linearity and input voltage dynamic range; bootstrapped-switches are used for sampling the input signal. Furthermore, a tunable gain buffer is used as the output stage of the circuit to prevent the loading effects of the succeeding stages on the proposed circuit. The circuit is simulated in HSPICE using 0.35µm CMOS technology parameters. As it is discussed in the paper, simulation results justify the good performance of the proposed circuit for using in 12bit, 200MS/s applications.