تنظيم كننده ولتاژ با افت كم CMOS با كنترل تطبيقي ترانزيستور عبوري

در اين مقاله يك تنظيم كننده ولتاژ با افت كم (LDO) با قابليت كار هم با خازن درون تراشه اي و هم برون تراشه اي و با جريان خاموشي پايين معرفي شده كه در آن با توجه به ميزان جريان بار، اندازه ترانزيستور عبوري به صورت تطبيقي كنترل مي شود. ترانزيستور عبوري در ساختار مدار پيشنهادي به ازاي جريان هاي بار پايين اندازه بسيار كوچك تري نسبت به جريان هاي بار زياد داشته و تنظيم كننده بين دو ساختار دوطبقه در جريان بار كم، و سه طبقه در جريان بار زياد تغيير وضعيت مي دهد. تنظيم كننده ولتاژ LDO پيشنهادي در تكنولوژي µm 35/0 CMOS براي ايجاد ولتاژ خروجي V 8/2 به ازاي ولتاژ ورودي V 3 طراحي و شبيه سازي شده و قابليت جريان دهي به بار در محدوده mA 0 تا mA 100 را به ازاي خازن خروجي درون تراشه اي pF 100 دارد، در حالي كه جريان خاموشي آن در شرايط بي باري فقط µA 5/7 است. بدون استفاده از تكنيك كنترل تطبيقي ترانزيستور عبوري، حداكثر ميزان تغييرات ولتاژ خروجي به ازاي تغييرات جريان بار از mA 0 تا mA 100 برابر mV 540 و مدت زمان گذار آن µs 11 بوده كه با استفاده از تكنيك پيشنهادي اين مقادير به mV 280 و µs 5/6 كاهش مي يابد. همچنين استفاده از ترانزيستور عبوري با اندازه كوچك در جريان هاي بار كم منجر به بهبود پايداري تنظيم كننده در مقايسه با ساختارهاي متداول شده است.