طراحي تقويت كننده كم نويز بر اساس تكنيك تطبيق نويز اصلاح شده

مصرف توان بالا،‏ يكي از چالش‌هاي اساسي در طراحي تقويت كننده كم نويز با روش تطبيق همزمان نويز و امپدانس مي ‌باشد. در اين مقاله يك روش طراحي براي كاهش توان مصرفي تقويت كننده‌هاي كم نويز ارائه شده است. در ابتدا به بررسي اثرات ولتاژهاي نقطه كار و ابعاد تزانزيستور برروي پارامترهاي نويزي پرداخته خواهد شد. در نظر گرفتن اثر پارامترهاي ترانزيستور روي عملكرد نويز،‏ منجر به طراحي تقويت كننده كم نويز با عدد نويز كم و مصرف توان پايين مي‌گردد. سپس يك تقويت كننده كم نويز با روش پيشنهادي در فركانس 2‎/5 گيگاهرتز،‏ و پهناي باند تقريبا 1 گيگاهرتز در تكنولوژي TSMC CMOS 0.18µm طراحي گرديده كه نتايج شبيه سازي پسا جانمايي،‏ نشان دهنده توان مصرفي mW 1‎/2،‏ تحت ولتاز تغذيه 4‎/1 ولت،‏ عدد نويز dB 71‎/2،‏عدد نويز كمينه dB 1‎/2،‏ بهره توان dB 38‎/16،‏ ايزولاسيون معكوس dB 42‎/40-،‏ تلفات بازگشتي ورودي dB 45‎/21- و تلفات بازگشتي خروجي dB 59‎/23- است