تسريع تخمين نرخ خطاي نرم مدارهاي ديجيتال با استفاده از يك روش انتشار احتمالي موازي بر روي FPGA

با كاهش روزافزون اندازه ترانزيستورها، صحت عملكرد مدارات ديجيتال بيش از قبل توسط خطاي نرم، مورد تهديد قرار گرفته است. تاكنون، در اكثر روش هاي تخمين نرخ خطاي نرم مدار، تاكيد بر روي حفظ دقت در نتايج بوده است. لذا، ضروري است تا براي تخمين نرخ خطاي نرم روشي سريع، كه در عين حال از دقت بالايي نيز برخوردار باشد، ارائه گردد. در اين مقاله، با بهره گرفتن از روش انتشار احتمالاتي، راهكاري براي تخمين سريعتر نرخ خطاي نرم معرفي شده است. الگوريتم تخمين ايستاي نرخ خطاي نرم، بر روي FPGA پياده سازي شده است. نتايج حاصل از پياده سازي روش مذكور بر روي Xilinx Spartan6، نشان مي دهد كه مي توان تسريعي تا حدود 3 درجه بزرگ نمايي، با دقت بسيار بالايي نسبت به اجرا بر روي CPU به دست آورد.