شماره ركورد كنفرانس :
4707
عنوان مقاله :
طراحي يك مدار تمام‌جمع‌كننده مد جريان با فنّاوري 32 نانومتر نانولوله كربني
پديدآورندگان :
كلانتري دهقي سعيد saeedkalantaridehaghi@gmail.com دانشكده مهندسي برق، واحد نجف‌آباد، دانشگاه آزاد اسلامي، نجف‌آباد، ايران.1 , زنجاني سيد محمدعلي zanjani.sma@gmail.com دانشكده مهندسي برق، واحد نجف‌آباد، دانشگاه آزاد اسلامي، نجف‌آباد، ايران.1 , دولتشاهي مهدي dolatshahi@iaun.ac.ir دانشكده مهندسي برق، واحد نجف‌آباد، دانشگاه آزاد اسلامي، نجف‌آباد، ايران.1
كليدواژه :
تمام‌جمع‌كننده , ترانزيستور اثر ميدان نانولوله كربني , حاصل‌ضرب تأخير در مصرف توان , ماسفت , مد جريان.
عنوان كنفرانس :
پنجمين كنفرانس ملي مهندسي برق و سيستم هاي هوشمند ايران
چكيده فارسي :
يكي از چالش‌هاي مهم طراحي مدارهاي ديجيتالي رابطه‌ي بين ميزان مصرف انرژي و سرعت مدار براي تغيير در كارايي طراحي است. تمام‌جمع‌كننده، اصلي‌ترين قسمت پردازش در مدارهاي مورداستفاده در انجام عمليات محاسباتي ازجمله در كمپرسورها، چك كننده‌هاي برابري و غيره است. براي ساخت يك تمام‌جمع‌كننده روش‌هاي بسياري وجود دارد. اگرچه تمامي روش‌ها داراي تابع عملكرد يكسان هستند ولي در نحوه اعمال ورودي‌ها، روش ايجاد گره‌هاي مياني و تعداد ترانزيستورهاي به‌كاررفته تنوع وجود دارد. توان مصرفي كم، نويز پذيري ناچيز، مشابهت كاركرد با MOSFET، انتقال بالستيك الكترون‌ها درون كانال و درنتيجه تحرك پذيري بالاي آن‌ها از مزاياي ترانزيستور اثر ميداني نانولوله كربني است.از سوي ديگر، كوچك‌شدن ولتاژ تغذيه، طراحي مدارهاي حالت ولتاژ خطي را مشكل مي‌كند. از طرفي، مدارهاي حالت ولتاژ پهناي باند سيگنال را محدود مي‌سازند و داراي امپدانس خروجي كم مي‌باشند. لذا طراحي مدارهاي حالت جريان با حساسيت كم نسبت به تغييرات تغذيه و نيز امكان بهتر پردازش سيگنال و انجام اعمال رياضي مانند جمع، مدنظر طراحان قرار گرفته است. در اين پژوهش يك طراحي جديد از تمام‌جمع‌كننده مد جريان با استفاده از ترانزيستورهاي اثر ميداني نانولوله كربني ارائه مي‌شود. همچنين با استفاده از شبيه‌سازي مدار پيشنهادي و تعدادي از مدارهاي متعارف پيشين در هر دو فنّاوري CMOS و CNTFET، عملكرد بهتر تمام‌جمع‌كننده مد جريان معرفي شده در فنّاوري CNTFET رؤيت مي‌شود. شبيه‌سازي‌ها توسط نرم‌افزار HSPICE و بر اساس مدل استاندارد ارائه‌شده 32 نانومتر توسط دانشگاه استنفورد در فنّاوري CNTFET، در ولتاژ تغذيه 9/0 ولت، دماي 27 درجه سانتي‌گراد، فركانس كاري MHz 100 و 10 ميلي‌آمپر جريان براي هر واحد ورودي انجام شده است. مدار پيشنهادي ازلحاظ سرعت، دقت، توان مصرفي، تأخير و درنهايت PDP در مقايسه با تمام‌جمع‌كننده‌هاي مد جريان متعارف پيشين همچنين ازلحاظ تعداد ترانزيستور مصرفي نسبت به برخي از آن‌ها عملكرد بهتري از خود نشان مي‌دهد. تأخير مدار پيشنهادي به ميزان 3/34 پيكوثانيه و توان مصرفي متوسط مدار نيز برابر با 2/11 ميكروات است و درنتيجه حاصل‌ضرب تأخير در توان مصرفي PDP آن‌كه عملكرد كلي مدار را نشان مي‌دهد، برابر با 38/0 فمتوژول است.كه نسبت به نمونه مشابه CMOS، 44% بهبود در توان و 88% بهبود در تأخير و %5/93 بهبود در PDP را نشان مي‌دهد.
