طراحي يك مبدل آنالوگ به ديجيتال پايپ لاين با دقت و سرعت بهبوديافته

در اين مقاله روشي جهت بهبود توان مصرفي يك مبدل آنالوگ به ديجيتال پايپلاين 10 بيتي پر سرعت با دقت بالا ارائه شده است. بر اساس روشي بهينه در تعيين زمانهاي نشست سيگنال كوچك و سيگنال بزرگ، جريان مصرفي آپ امپ هاي دو طبقه با جبران سازي ميلر كمينه مي شود و رابطه اي بسته بر حسب پارامترهاي اصلي آپ امپ، براي جريان مصرفي بهينه ي آن بدست ميآيد، ولي در اينجا به جاي استفاده از آپامپ هاي دو طبقه با جبران سازي ميلر، از جبران سازي كسكود استفاده شده است. اين روش جبران سازي، روشي برتر براي تقويت- كننده كلاس AB كه كاربرد مناسبي در آپ امپ هاي به كار رفته در مبدل هاي پايپلاين ولتاژ پايين با دقت بالا دارد، ارائه مي كند. براي شبيه- سازي و مقايسه با كارهاي مشابه از كيت طراحي CMOS 0.18μm TSMC RF استفاده شده است. روش طراحي پيشنهادي كه درسطح مداري و سيستمي انجام شده است، تحت منبع تغذيه ي 105v توان 7mv را مصرف ميكند. مهمترين كاربردهاي مبدل هاي آنالوگ به ديجيتال پايپلاين 10 بيتي با فركانس نمونه برداري MS/s40 و NSR بالا در دوربينهاي ديجيتال، سيستم هاي تصوير برداري پزشكي، ابزار دقيق و سيستم هاي مخابراتي نظيرWiFi مي باشد.