ZOUAQ, Karim Institut National des Postes et Télécommunications - Equipe Conception des Systèmes Embarqués (CSE), Maroc , BOUYAHYAOUI, A. Institut National des Postes et Télécommunications - Equipe Conception des Systèmes Embarqués (CSE), Maroc , Alami, M. Institut National des Postes et Télécommunications - Equipe Conception des Systèmes Embarqués (CSE), Maroc

Conception d’un Comparateur Phase-Fréquence pour les PLLs de haute Performance

15249

Ce Papier décrit la conception d’une nouvelle architecture d’un comparateur phase-fréquence (PFD1) pour les boucles de verrouillage de phase (PLL), la dudit conception est basée sur la combinaison de deux techniques de réduction de consommation énergétique en hautes fréquences à savoir la technique DTCMOS (Dynamic Threshold CMOS) et la technique GDI (Gate Diffusion Input). Ce Comparateur conçu présente l’avantage d’être capable de commander une pompe de charge sur des fréquences allant jusqu’à 5 GHz et sur une petite surface d’intégration avec absence totale de la zone morte et sans avoir besoin de voltage externe. Une pompe de charge CP1 compatible avec PFD1 à base d’un étage miroir de courant en technologie CMOS a été proposée. Le Comparateur PFD1 et la pompe CP1 ont été simulé sous Tspise (modèle BSIM4) avec la technologie 0.25 um et un voltage de 2.5 volt.

204

Boucle à Verrouillage de Phase PLL Comparateur PFD , Technique DTCMOS , Technique GDI , Pompe de Charge CP , Zone morte

Mediterranean Telecommunications Journal

208