طراحي آرايه سيستوليكي براي اجراي الگوريتم SL0

Designing Systolic Array for SL0 Algorithm Implementation

معماري سيستوليكي يكي از پركاربردترين معماري هاي پردازش موازي به حساب مي آيد. درآرايه سيستوليكي واحدهاي ALU بصورت آرايه كنار هم قرار مي گيرند. آرايه سيستوليكي به صورت سنكرون عمل مي كند بصورتي كه با نگاشت مناسب ورودي ها به آن قادر است محاسبات داراي معادله بازگشتي را بطور موازي انجام دهد. در اين مقاله آرايه سيستوليكي براي يكي از الگوريتم‌هاي استفاده‌شده در نمايش (تجزيه) تنك بنام الگوريتم SL0 طراحي شده و با شبيه سازي نرم افزاري مورد ارزيابي واقع گرديد. نتايج حاكي از آن است اجراي الگوريتم مذكور با تك پردازنده با فرض 4 كلاك براي انجام هر بار معادله بازگشتي كلاكي معادل 4N^3+9.7N^2+3.2N+18لازم دارد در حاليكه انجام آن با آرايه سيستوليكي به دليل انجام محاسبات به صورت موازي و پايپ لاين، كلاكي معادل 48N+32 لازم دارد. در اين مقاله آرايه سيستوليكي براي يكي از الگوريتم‌هاي استفاده‌شده در نمايش (تجزيه) تنك بنام الگوريتم SL0 طراحي شده و با شبيه سازي نرم افزاري مورد ارزيابي واقع گرديد. نتايج حاكي از آن است اجراي الگوريتم مذكور با تك پردازنده با فرض 4 كلاك براي انجام هر بار معادله بازگشتي كلاكي معادل 4N^3+9.7N^2+3.2N+18لازم دارد در حاليكه انجام آن با آرايه سيستوليكي به دليل انجام محاسبات به صورت موازي و پايپ لاين، كلاكي معادل 48N+32 لازم دارد.

Systolic architecture is one of most important parallel processing architectures. In the systolic array, ALU units are arranged as an array. This array acts synchronously and executes the recursive equations in parallel by applying the proper input. In this paper, the systolic array for the SL0 is designed and simulated. Simulation results showed that the implementation of this algorithm with a single processor, assuming 4 clocks for executing each recursive equation, requires 4N ^ 3 + 9.7N ^ 2 + 3.2N + 18 clocks, while doing it with a systolic array requires 48n + 32 clocks due to parallel computing and pipelines.