شماره ركورد :
1190254
عنوان مقاله :
طراحي حافظه مغناطيسي توان پايين در حضور تغييرات فرايند ساخت
عنوان به زبان ديگر :
Design of a Low Power Magnetic Memory in the Presence of Process Variations
پديد آورندگان :
حسن زاده، عليرضا دانشگاه شهيد بهشتي - دانشكده مهندسي برق , قصابي، سهيلا دانشگاه شهيد بهشتي - دانشكده مهندسي برق
تعداد صفحه :
8
از صفحه :
51
از صفحه (ادامه) :
0
تا صفحه :
58
تا صفحه(ادامه) :
0
كليدواژه :
توان پايين , حافظه مغناطيسي , پيوند تونل مغناطيسي , spintronic , تغييرات فرايند ساخت
چكيده فارسي :
با پيشرفت تكنولوژي و كوچك شدن اندازه­ ي ترانزيستورها به ويژه در تكنولوژي­ هاي كمتر از 90 نانومتر، يكي از بزرگترين مشكلات مدارهاي CMOS متعارف مصرف توان ايستاي بالا به خاطر افزايش نمايي جريان نشتي ترانزيستور­ها است. افزاره­هاي spintronic از جمله پيوند تونل مغناطيسي ((magnetic tunnel junction MTJ به علت مصرف توان ايستاي پايين, غيرفرار بودن, سازگاري با ترانزيستورهاي CMOS و امكان ساخت در چگالي­هاي بالا يكي از گزينه­هاي جايگزين براي طراحي مدار­هاي تركيبي MTJ/CMOS هستند. در سال­هاي اخير چندين حافظه مغناطيسي با استفاده از MTJ طراحي و ارائه شده است. اين حافظه ­ها از مشكلاتي مانند مصرف توان بالا و سرعت پايين رنج مي­برند. در اين مقاله روش نوشتن جديدي براي كاهش توان پوياي مصرفي مدار و اصلاحاتي براي كاهش توان ايستا در مدار مورد استفاده براي نوشتن در MTJ ها ارايه شده است. نتايج شبيه‌سازي­ها نشان مي‌دهد كه حافظه پيشنهادي نسبت به حافظه­ هاي پيشين تا 97 درصد توان ايستا و تا 71 درصد توان پوياي كمتري مصرف مي ­كند.
چكيده لاتين :
With the advancement in technology and shrinkage of transistor sizes, especially in technologies below 90 nm, one of the biggest problems of the conventional CMOS circuits is the high static power consumption due to increased leakage current. Spintronic devices, like magnetic tunnel junction (MTJ), thanks to their low power consumption, non-volatility, compatibility with CMOS transistors, and the possibility of high density construction, are one of the alternative candidates for designing hybrid MTJ / CMOS circuits. In recent years, several magnetic memories have been designed and implemented using MTJs, these memories suffer from problems like high power consumption and low speed. In this paper, a new writing circuit for reducing the power consumption of the circuit and some modifications in the write circuits to reduce static power are proposed. Simulation results suggest that the proposed memories offer up to 97% lower static power consumption and up to 71% lower dynamic power consumption than previous counterparts.
سال انتشار :
1400
عنوان نشريه :
مهندسي برق و الكترونيك ايران
فايل PDF :
8256059
لينک به اين مدرک :
بازگشت