طراحي و شبيه‌سازي مبدل ترنري به باينري بهينه شده بر پايه ترانزيستورهاي اثر ميدان نانو لوله كربني

Design and simulation of an optimized Ternary-to-Binary converter based on carbon nanotube field effect transistor

اين مقاله يك مبدل ترنري به باينري چند‌رقمي بهينه شده مبتني بر ترانزيستورهاي‌اثر‌ميدان‌نانو‌لوله‌كربني ارائه مي‌دهد. با توجه به ويژگيهاي منحصر بفرد ترانزيستورهاي اثر‌ميدان‌ نانو ‌لوله‌كربني همانند امكان طراحي با ولتاژ آستانه­هاي مختلف براي ترانزيستور، طراحي سيستم­هاي منطقي چند ارزشي به مراتب ساده­تر و كم هزينه­تر مي باشد. لذا با توجه به اينكه سيستم­هاي پردازشي موجود با مبناي دو كار مي­كنند طراحي مبدل­هاي باينري به ترنري و برعكس، سيستم­هاي پردازشي بسيار مهم و اساسي است. در اين مقاله با اصلاح در بخشي از ساختار مداري مبدل ترنري به باينري سه‌رقمي كارايي سيستم افزايش يافته است. اصلاح مدار باعث كاهش سطح اشغالي تراشه، كاهش توان مصرفي و كاهش تاخير مدار شده است. عملكرد مناسب و كارايي بهينه مبدل پيشنهادي با استفاده از شبيه‌سازي توسط نرم-افزار HSPICE و بر مبناي ترانزيستورCNTFET 32 نانومتر تأييد شده است. نتايج شبيه سازي نشان مي‌دهد كه مبدل ترنري به باينري 3 به 5 بهينه داراي توان مصرفي 665/0 و تاخير انتشار 3/27 پيكو‌ثانيه است. اين نتايج نشان مي‌دهد به طور كلي شاخص PDP به ميزان 4/14درصد بهبود يافته است.

This paper presents an optimized multi-digit Ternary to Binary converter based on nano-carbone tubes field-effect transistors. By modifying a part of the circuit structure of the ternary-to-binary converter, the efficiency of the system has increased. Due to the unique features nanotubes carbon tubes feild effect transistors, as well as the possibility of designing different threshold voltages for transistors, designing multi-level logic systems is much simpler and less costly. Therefore, considering that the existing processing systems work on a dual basis, the design of binary to bernary converters and vice versa is very important and basic processing systems. Therefore, considering that the existing processing systems work on a binary, the design of binary to turner and turner to binary converters is very important and fundamental in processing systems. The circuit modification has reduced chip occupancy, reduced power consumption, and reduced circuit latency. The proper and optimal performance of the proposed converter have been confirmed by simulation by HSPICE software based on 32 nm CNTFET transistor. The simulation results show that the optimal terbnary to binary converter has a power consumption of 0.665 μW and a propagation delay of 27.3 ps. These results show that overall PDP index has improved by 14.4%.