طراحي ضرب كننده فركانسي بر اساس حلقه قفل شده تاخير ديجيتالي و با سرعت بالا

Design of a Novel DLL-Based Frequency Multiplier for High Speed Applications

يكي از چالش هاي مهم در طراحي ضرب كننده هاي فركانسي براساس حلقه قفل شده تاخير، كم كردن زمان قفل شدن و همگرايي مدار است. در همين راستا يك ضرب كننده فركانسي كاملا جديد و ديجيتالي با سرعت قفل شدن بالا در اين مقاله طراحي شده است. در اين طراحي از يك پردازنده ديجيتالي به جاي مدارات آشكار ساز فاز-فركانس، پمپ بار و فيلتر حلقه استفاده شده است. با توجه به اين تغييرات، ساختار ارايه شده داراي زمان قفل شدن كمتري نسبت به مدار متداول ضرب كننده فركانسي براساس حلقه قفل شده تاخير خواهد بود. همچنين در راستاي تحقق اهداف ارايه شده از الگوريتم گراديان براي انتخاب بهينه ميزان تاخير هر سلول در مسير سيگنال استفاده شده است. شايان ذكر است كه اين ساختار با استفاده از يك پردازشگر ديجيتالي (يا حتي مدار هاي آنالوگ) مناسب، به سادگي قابل پياده سازي است. شبيه سازي كامپيوتري (نرم افزار متلب) نيز براي اثبات مزاياي اين طراح جديد، در حالتي كه مسير سيگنال داراي 11 سلول تاخير است و فركانس ورودي 300 مگا هرتز است، ارايه شده است. نتايج شبيه سازي نشان مي دهد كه فركانس خروجي 11 برابر فركانس ورودي (3/3 گيگا هرتز) بوده و زمان قفل شدن حدود 17 نانو ثانيه و معادل با 5 سيكل كلاك ورودي مي باشد. تمامي پيش بيني هاي تحليلي نيز توسط شبيه سازي تاييد شده است.

Lock and settling times are two parameters which are of high importance in design of DLL-based frequency multipliers. A new architecture for DLL-based frequency multipliers in digital domain is designed in this paper. In the proposed architecture instead of using charge pump, phase frequency detector and loop filter a digital signal processor is used. Gradient algorithm is used in the proposed circuit to improve the DLLs parameter. The architecture can be easily implemented by simple digital signal processor (even with analog circuits). Also, simulations are provided in a case of 11 delay cells and input frequency of 300MHz. The simulation results show that the output frequency is 11 times of reference frequency (3.3 GHz) and lock time is equal to 17ns (5 cycles of reference clock). The simulation results confirm the analytical predictions